Verilog的135个经典设计实例.zip
下载
模块 电路
查看(7)

所属分类:课程资源 > 嵌入式
文件大小:111.16 KB
上传日期:2021-06-21 15:30
MD5:d8194ce345************fd0f77ae03
资源说明:verilog例程,文中介绍了包括各种不同类型的加减法器,选择器,频率锁存等数字电路模块。Verilog的135个经典设计实例,此外还含有一些较为复杂的电路设计,对于初学Verilog的人而言具有很大帮助。
移动页面: MIP AMP

[资源合计] 文件夹:0,文件:1

# 文件名称 大小 最后修改时间
1 Verilog的135个经典设计实例.pdf 148.4 KB 2021/6/5 9:33:55

请留下有营养的评论,广告灌水一律拉黑处理,谢谢合作!