Verilog的135个经典设计实例.zip
所属分类：课程资源 > 嵌入式
文件大小：111.16 KB
上传日期：2021-06-21 15:30
MD5：d8194ce345************fd0f77ae03
资源说明：verilog例程，文中介绍了包括各种不同类型的加减法器，选择器，频率锁存等数字电路模块。Verilog的135个经典设计实例，此外还含有一些较为复杂的电路设计，对于初学Verilog的人而言具有很大帮助。
本站所提供资源仅作为个人学习、交流使用，不可用于任何商业目的与用途。
作者：nigiaoxiao
共上传：3 个