eda-10进制计数器
进制 eda 10进制计数器

文件大小:641 Bytes
文件格式:vhd
上传日期:2012-11-21
资源说明:vhdl语言描述10进制计数器,两层叠加可以完成100以内数据计数

猜你喜欢 related suggestion

  • 42x48
    十进制计数器
    使用quartusii软件编写的十进制计数器,所用语言为Verilog
    375 Bytes 2015-10-30
  • 42x48
    24进制计数器
    这是基于VHDL语言设计的24进制计数器,通过对输入脉冲实现计数。
    1.88 MB 2014-09-13
  • 42x48
    60进制计数器
    用Verilog语言在Altera公司FPGA芯片上实现的60进制计数器,简单而实用,可为编写时钟做准备!
    1.56 KB 2013-01-04
  • 42x48
    七进制计数器
    labview的数字电路仿真,是7进制的计数器,用的是脉冲式触发的JK触发器组成的。
    39.79 KB 2018-01-17
  • 42x48
    50进制计数器
    50进制计数器,异步置数,同步置位,CLKRSTRET都是低电平触发,个位十位同时计数,带CY输出。代码中有解释,啥也不说了,都在WORD里了。
    13.5 KB 2012-09-20
  • 42x48
    10进制计数器
    10进制计数器,verilog编的
    500 Bytes 2011-11-30
  • 42x48
    60进制计数器
    用VHDL语言写的一个60进制计数器程序,请大家多多指教
    8.41 KB 2012-10-28
  • 42x48
    30进制计数器
    实现30进制计数功能的代码,没有详细介绍,只是代码
    1.24 KB 2014-06-12
  • 42x48
    各种进制计数器
    代码简单实用,是学习EDA和嵌入式的好东西,方便工作与学习
    2.6 KB 2012-04-30
  • 42x48
    60进制计数器
    因为使用nexys4板自带的时钟信号,频率约为100000000hz,若想实现每秒计时一次,首先利用分频器将时钟频率分频成1hz的信号,每当这个1hz的输入信号...
    834.92 KB 2019-02-26